INTEL 4系列、INTEL 5系列、INTEL 6系列工作时序

时序图解释：# |. T; K3 v9 Z$ U
系统状态：0 f9 W5 f! S9 d' L& g
G3：整个系统的电源均关闭   S5：关机状态   S4：休眠状态   S3:睡眠状态   S0：开机状态
5 D# T* p) D9 P) U信号解释：
' P' m& I; u. l7 O2 H- IVCCRTC：南桥RTC电路的供电，3V，给南桥内部的CMOS芯片(RAM)供电。; I' T8 J# J5 Q( F
RTCRST#：南桥RTC电路的复位信号，3V。ICH9以后增加了一个RTC复位信号，名字是SRTCRST#  Y6 {3 q' w  F1 Y: g+ t
32.768KHz：南桥得到了VCCRTC和RTCRST#后，给晶振供电，晶振起振。晶振两脚电压0.1-0.5V之间4 L5 s, C7 V$ V. s+ [
V5REF_SUS：5V待机电压。, u; [8 w! p, z
VCCSUS3_3：3.3V待机电压。
$ p5 D& Z! L& ~& r# @( hVCCSUS1_05：南桥内部产生给自己供电的1.05V，不用管。
9 K6 r' k8 _# e( n, e- T* d. j' fRSMRST#：通知南桥3.3V待机电压正常，电压3.3V，受控于外部电路。
2 I& z. z) n5 d9 xSUSCLK：南桥收到RSMRST#后发出的32K时钟，大多数老机器不采用，可以忽略，新机器发给EC。
0 M. Q6 B+ l' p7 l% _& [) kPWRBTN#：POWER BUTTON，电源按钮，3.3V-0-3.3V脉冲信号，下降沿触发。( W  H) e! z: L! _) I! j
SLP_S5#：3.3V，南桥退出关机状态的控制信号。0 M) F; I/ ]$ o2 R; H1 o- H
SLP_S4#：3.3V，南桥退出休眠状态的控制信号。（一般S5#和S4#只采用一个，用来控制产生内存供电，另一个空着。）
. S2 f4 p' o+ T$ g5 KSLP_S3#：3.3V，南桥退出睡眠状态的控制信号。（一般用来控制桥供电、总线供电、独显供电、CPU供电等。）
" G: \' a9 e5 N( x2 C6 x/ ^VDIMM：内存供电。
. @& E* s8 m$ k  v! wVCORE/VCC：指桥供电VCC1_5、VCC3_3、V5REF、总线供电、独显供电、CPU供电等各路S0电。) ^! F" j" F5 l. _& F
VRMPWRGD：通知南桥此时CPU供电正常，3.3V。
# ?6 _. \' w' Q3 b5 z0 HCLK GEN.：时钟芯片开始工作，发出各路时钟。6 s3 |7 a* j% {% ]- w) `9 l
PWROK：通知南桥此时供电都正常了(SLP_S3#任务完成)，3.3V。
1 j8 l  j! V- T6 y$ t& ^CPUPWRGD：南桥发出给CPU的PG，1.05V。
! X1 F1 |8 _. B, z/ J; `! JPLTRST#：平台复位，南桥发出的第一个复位，一般给板载芯片如北桥、EC等，3.3V。/ a* b# y3 M* M: V" u: g
PCIRST#：PCI复位，南桥发出的第二个复位，一般给MINI插槽，3.3V。) Y% z8 h: w) W. M
CPURST#：北桥收到PLTRST#后，发给CPU的复位，1.05V。
信号解释：
" N1 s' @0 N/ o( }% [Source：来源                     Destination：目标                    Signal name：信号名称                                                                          
: n2 s# E0 P  R, L* D% e% lVCCRTC：从主板送给PCH桥的3V供电，给桥的RTC电路供电，以保存CMOS参数
$ m& F% b: d6 B% n" U- TRTCRST#/SRTCRST#：从主板送给桥的3V高电平，RTC电路的复位信号，从ICH9开始，有2个复位
4 ~" p  c* z* _; N9 v4 o32.768KHz：桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥$ [5 b# X2 M( f: s- P
VCCSUS3_3：主板给桥的待机供电，3.3V, @/ M5 I- O. r# V, s) P$ C- ^) N
RSMRST#：主板给桥的3.3V高电平的ACPI复位信号，意思是通知桥，此时待机电压已经OK
- g* g6 F5 i# D! w$ ZSUSCLK：桥发出的32.768KHz时钟。如果EC内置晶振的，一般SUSCLK会送给EC，同步时钟
+ j, a& }  C& S  o1 l- W! ZPWRBTN#：桥收到的下降沿触发信号，3.3V—0V—3.3V，通知桥可以退出睡眠状态
$ I6 D& M- R5 r8 N/ S* TSLP_S5#：桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态' R- l' |. ]/ n8 Y6 K( Z( [
SLP_S4#：桥置高SLP_S4#成3.3V，表示退出休眠状态
; d5 u% z! I. b" v# R2 PSLP_S3#：桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态' ]8 Z2 w& m1 l: B4 C6 W- X$ s
SLP_M#：从ICH8开始，增加SLP_M#，是桥发出的用于开启ME模块供电的控制信号，3.3V
, _9 k- |( Q0 N8 X7 T如果主板支持AMT并开启AMT功能时，此信号会在触发前就产生；关闭AMT功能时，此信号时序与SLP_S3#一致。如果主板不支持AMT，SLP_M#悬空不采用
/ N1 c3 t, O/ f' YSLP_LAN#： LAN子系统休眠控制，控制网卡供电。如果主板没有使用INTEL的集成网卡，此信号不采用。若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_M#或SLP_S3#。4 n$ i" i2 y4 L9 y
VCCME：ME模块的供电（即实现AMT功能的供电），受控于SLP_M#。SLP_M#悬空时(主板无ME固件)，VCCME直接采用S0状态的供电，比如总线供电和VCC3_3/ Y! v2 K! }0 K( F8 M
VDIMM：指内存供电，受控于SLP_S4#
6 X/ D" `; [7 C  H* I- t- Y# wVCC：指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCPLL等S0电压，受控于SLP_S3#* i* L# T0 j; [+ H, \
VCC_CPU：主板给CPU的核心供电，也是受控于SLP_S3#，有延时9 Q9 _+ L( N+ W; y* ]; M
SYS_PWROK：由CPU的电源管理芯片发给桥的3.3V高电平，等同于VRMPWRGD$ {+ F- ]" x' b0 W3 M
PWROK：主板发给桥的3.3V高电平，表示S0状态电压都OK（桥和总线供电）
8 y7 V" r' c* NMEPWROK：ME模块电源好，3.3V。支持AMT时，MEPWROK由ME模块供电控制；不支持AMT时，MEPWROK与PWROK连一起6 S% t0 z* p5 R( ]3 x' w9 f4 P" d
LAN_RST#：可以理解为网卡的电源好信号。如果主板没有使用INTEL的集成网卡，此信号强制接地。" @* y) G! a& O' q5 d: h7 W# s
Clock Chip Outputs：时钟芯片被开启，输出各组时钟
* B  P2 h& |2 u/ LPROCPWRGD：桥发给CPU的PG，表示CPU的核心电压OK。% W' {7 q& k+ v
DRAMPWROK：桥发给CPU的PG，表示CPU的内存模块供电OK。开漏输出，需外部上拉
5 H8 N1 R8 ?, m+ ?( vPLTRST#：桥发出的平台复位3.3V，经过转换（一般是串联分压）作为CPU复位#

) ?: G0 c1 Y! |Source：来源                    Destination：目标                    Signal name：信号名称" l$ S1 A/ |$ R1 }0 o- V
VCCRTC：桥的RTC电路供电，以保存CMOS参数
0 M& i/ U+ `* h. h3 Y/ x3 LRTCRST#/SRTCRST#：桥的RTC电路的复位信号，3V以上高电平，从ICH9开始，有2个复位
0 Y/ g4 \9 a( a3 @+ X7 R32.768KHz：桥旁边的32.768KHz晶振，桥给晶振供电，晶振提供频率给桥
& J: U: d8 C9 h' I1 ?VCCDSW3_3：桥的深度睡眠待机电压（Deep Sleep Well），3.3V。不支持深度睡眠时，此电压与VCCSUS3_3连一起( c' x+ Y! N) Q1 a% m2 H
DPWROK：桥的深度睡眠待机电压好，3.3V。不支持深度睡眠时，此信号与RSMRST#连一起" e4 T( N, T( ^2 o" k# A% k" e
SLP_SUS#：桥发出的深度睡眠状态指示信号，可用于控制浅睡眠待机电压(如VCCSUS3_3)的开启和关闭。不支持深度睡眠时，SLP_SUS#悬空6 L% x: K- r# f  o
VCCSUS3_3：桥的浅睡眠待机供电，3.3V
# G$ p  E0 c' J! yRSMRST#：桥的浅睡眠待机电压好，3.3V
+ M- @+ W% f# Q0 G) J+ S4 tSUSCLK：桥发出的32.768KHz时钟，但不一定被主板采用
0 o4 P  S9 n/ [8 wPWRBTN#：桥收到的下降沿触发信号，3.3V—0V—3.3V，通知桥可以退出睡眠状态
, {* P" m- E6 n5 r! w6 p  M( {SLP_S5#：桥收到PWRBTN#后，置高SLP_S5#成3.3V，表示退出关机状态
' [8 e) M- w9 P0 w2 YSLP_S4#：桥置高SLP_S4#成3.3V，表示退出休眠状态  a( V. [/ e7 ?" s' a
SLP_S3#：桥置高SLP_S3#成3.3V，表示退出待机状态，进入S0开机状态% E0 q) i9 A+ U, [( O$ X$ ^
SLP_A#：桥发出的主动睡眠电路（Active Sleep Well，简称ASW）电源开启信号，用于开启ME模块供电
( n' h# @9 f# f$ Q如果主板支持AMT并开启AMT功能，此信号会在触发前就产生；关闭AMT功能，此信号时序与SLP_S3#一致。
  b  t$ i& |: |4 Z如果主板不支持AMT，SLP_A#悬空不采用' p' y' c- e" Q7 H
SLP_LAN#： LAN子系统休眠控制，控制网卡供电。如果主板没有使用INTEL的集成网卡，此信号不采用。若使用INTEL的集成网卡，支持网络唤醒的话，此信号待机时就为高，不支持网络唤醒时，此信号跟随SLP_A#或SLP_S3#。
7 v* |1 E" F' B6 u  S3 lVCCASW：主动睡眠电路的供电（ME模块），受控于SLP_A#。SLP_A#悬空时(不支持AMT)，VCCASW直接采用S0状态的供电，如1.05V总线供电。
: F/ a6 X8 y" x  H7 WVDIMM：指内存供电，一般受控于SLP_S4#* ^- K( ^8 `5 h
VCC：指桥供电VCCCORE、VCC3_3、V5REF、总线供电、VCCSA、VCCPLL等S0电压，受控于SLP_S3#
0 g) v* o% f$ W, TPWROK：主板发给桥的3.3V高电平，表示S0状态电压都OK8 l6 \1 l$ _- @. l
APWROK：主动睡眠电路电源好，支持AMT时，APWROK由AMT电压控制； 不支持AMT时，APWROK与PWROK同步
& Q1 A) i( {- o! D7 j* \DRAMPWROK：桥收到PWROK后发给CPU的PG，通知CPU，内存模块供电OK/ d5 s: W: q. x/ ?
25MHz Crystal Osc：6系列芯片组无时钟芯片，桥增加25M晶振，给桥内部的时钟模块提供基准频率  h6 S: N. U; a) q2 |. u9 h
PCH Output Clocks：桥输出各组时钟$ [- j) y' Y& c' t: H9 |0 S$ J
PROCPWRGD：桥正常读取BIOS后，发给CPU的PG，表示CPU的非核心电压OK: @3 t# ]# F. w+ W$ b' f: y
CPU SVID：当CPU收到PROCPWRGD后，CPU发出SVID给CPU供电芯片。$ W% J8 |& }# c
CPU_SVID是由CPU发给CPU供电芯片的一组信号，由DATA和CLK组成的标准串行总线和一个起提示作用的ALERT#信号所组成。用于控制CPU核心电压和集显供电。                  
# E6 k- v  p1 t% u0 ?3 f9 V; J) n, k% d           
1 [5 \+ Y/ [7 {( b4 jVCCCORE_CPU：CPU供电芯片输出CPU的核心供电
- y% O+ a% |1 G% YSYS_PWROK：由CPU的供电芯片发给桥的3.3V高电平，表示CPU核心供电OK
5 i* c4 Y5 n( ^7 S8 v* N& g& B# m) @PLTRST#：桥发出的平台复位3.3V，经过转换作为CPU复位
  f1 a( I5 [$ \) a* ]
" Z' s+ T7 @" Y  u$ h- e) T" X. Q+ m6 Q3 \